(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報(A)

昭59-22438

⑤Int. Cl.³
 H 03 K 7/06
 // H 03 K 13/20

識別記号

1 0 1

庁内整理番号 6942-5 J 7530-5 J 43公開 昭和59年(1984)2月4日

発明の数 1 審査請求 未請求

(全 7 頁)

64両極性アナログー周波数変換回路

願 昭57-130398

②出 願 昭57(1982)7月28日

仰発 明 者 清水宏一

②)特

川崎市多摩区菅4412番地

⑪出 願 人 東京電力株式会社

東京都千代田区内幸町1丁目1番3号

⑪出 願 人 大崎電気工業株式会社

東京都品川区東五反田2丁目2

番7号

個代 理 人 弁理士 中村稔

明 細 書

1. 発明の名称 両極性アナログー周波数変換回路 2. 特許請求の範囲

1. 極性を有する入力アナログ信号と、該入力 アナログ信号とは逆極性の逆極性入力アナロ グ信号とを、交互に切り換える入力切換回路 と、該入力切換回路から入力するアナログ信 号を両極性共用の回路素子により積分し、ア ナログ信号の極性によつて異なる極性の積分 出力信号を出力する積分回路と、一方の極性 の積分出力信号レベルが一方の極性の基準値 を越えた時に比較出力信号を第1出力端子か ち出力し、他方の極性の積分出力信号レベル が他方の極性の基準値を越えた時に比較出力 信号を第2出力端子から出力し、第1出力端 子及び第2出力端子の比較出力信号によつて 積分回路をリセットさせる比較回路と、比較 回路の第1出力端子からの比較出力信号と該 信号に続く第2出力端子の比較出力信号とに よつて1個の周波数出力信号を発生する周波

数出力信号発生回路と、比較回路の第1出力端子及び第2出力端子からの比較出力信号の立上りによつて入力切換回路を切換える切換制面路と、積分回路の積分出力信号の極性及び入力切換回路の切換状態に応じて極性を判別し、表示する極性表示回路とを備えた両極性アナログー周波数変換回路。

3. 発明の詳細な説明

本発明は電圧や電流などのアナログ信号を周波数に変換すると共に、そのアナログ信号の極性を表示する極性表示機能付両極性アナログー周波数変換回路の改良に関する。

従来の両極性アナログー周波数変換回路は、 単極性アナログー周波数変換回路を利用するものであり、その場合、バイアス入力をあらいい め印加したり、アナログ信号を絶対値回路により 絶対値に変換し、該絶対値を A/D変換器に入力するなどの手段がとられてきた。しかし、これらの手段は、正負アナログ信号の入力範囲をせ

特開昭59-22438(2)

ばめてしまう、アナログ信号の入力レベルが小さくなると、極性表示が不正確になる、などの問題があつた。また、微小アナログ信号入力時に影響するオフセットドリフト誤差を低減させること、及び無入力時のオフセットドリフトによる起動を防ぐことが課題であつた。

本発明の目的は、上述した問題点及び課題を解決し、正と負とでの変換精度を等しくするととができ、アナログ信号の人力範囲をせばめることがなく、アナログ信号の入力レベルが小さくなつても、極性を正確に判別することができ、無入力時のオフセットドリフトによる起動をなくすことができる両極性アナログー周波数変換回路を提供することである。

この目的を遠成するために、本発明は、極性を有する入力アナログ信号と、該入力アナログ信号とな、 信号とは逆極性の逆極性入力アナログ信号とを、 交互に切り換える入力切換回路と、該入力切換 回路から入力するアナログ信号を両極性共用の

回路素子により積分し、アナログ信号の極性に よつて異なる極性の積分出力信号を出力する積 分回路と、一方の極性の積分出力信号レベルが 一方の極性の基準値を越えた時に比較出力信号 を第1出力端子から出力し、他方の極性の積分 出力レベルが他方の極性の基準値を越えた時に 比較出力信号を第2出力信号から出力し、第1 出力端子及び第2出力端子の比較出力信号によ つて積分回路をリセットさせる比較回路と、比 較回路の第1出力端子からの比較出力信号と該 信号に続く第2出力端子からの比較出力信号と によつて 1 個の周波数出力信号を発生する周波 数 出力 信号 発生 回路 と、 比較 回路 の 第 1 出力 端 子及び第2出力端子からの比較出力信号の立上 りによつて入力切換回路を切り換える切換制御 回路と、積分回路の積分出力信号の極性及び入 力切換回路の切損状態に応じて極性を判別し、 表示する極性表示回路とを備えたものである。

以下、本発明を図示の実施例に基づいて詳細に脱明する。

第1図は本発明の一実施例を示す。入力端子 t₁には極性を有する入力アナログ信号 E₄が入力 し、入力端子したは入力アナログ信号配とは逆 極性の逆極性入力アナログ信号-Exが入力する。 入力切換回路1は切換スイッチ2、3及びスイ ッチドライバ4、5から成る。積分回路6は、 抵抗R、コンデンサC、演算増幅器7、リセッ トスイッチ 8 及びリセットスイッチドライバ 9 から成り、これらは両極性共用の回路素子であ る。10は比較回路で、二つのコンパレータ1 1、12及び等しい基準電圧Esの基準電源13、 14から成る。コンパレータ11の反転入力端 子には正の基準電圧+Esが印加され、コンパレ ータ12の非反転入力端子には負の基準電圧-Esが印加される。比較回路 1 0 の第 1 出力端子 15と第2出力端子16とは波形整形用のバッ ファ17、18を経てRSフリップフロップ1 9、オアゲート20及び極性表示回路21にそ れぞれ接続される。 RSフリップフロップ19 の出力端子Qから周波数出力信号ƒが出力され

次に、動作を第2図のタイムチャートを参照しつつ説明する。入力アナログ信号 Exの 極性が正である場合には、入力端子 t, には入力アナログ信号+ | Ex | が、入力端子 t, には逆極性入力アナログ信号- | Ex | が、それぞれ印加される。Tフリップフロップ23の出力初期状態がローレベルであると、インバータ24を経てスイッ

チドライバ5が動作し、切換スイッチ3がオン となる。スイッチドライバ4は動作しないので、 切換スイッチ2はオフである。これによつて、 逆極性入力アナログ信号- | Ex | が積分回路 6 に入力され、正の方向に積分される。コンパレ ータ11は正の積分出力信号を正の基準電圧+ Esと比較し、この積分出力信号レベルが正の基 準電圧+Esを越えた時にハイレベルの比較出力 信号を第1出力端子15から出力する。その結 果、バッファ17及びオアゲート20の出力も ハイレベルとなる。オアゲート20のハイレベ ルの出力によつてリセットスイッチ8はオンと なり、コンデンサCの充電電荷を放電し、積分 出力信号のレベルを積分開始電位である零電位 とする。同時に、バッファ17の出力によつて RSフリップフロップ19はセットされ、その 出力端子Qの出力レベルはハイレベルとなる。 また、オアゲート20の出力の立上りによつて 単一パルス発生回路22は所定パルス幅の単一 パルスを発生し、Tフリップフロップ23の入

力端子Tに入力し、その出力端子Qの出力レベ ルをハイレベルにする。これによつて、スイッ チドライバ4が動作して、切換スイッチ2をオ ンにし、スイッチドライバ5が動作を止めて、 切換スイッチ3をオフにするので、入力アナロ グ信号+ | Ex | が 積 分回路 6 に入力される。 積 分出力信号レベルが零電位に戻つたことによつ て、比較出力信号が零レベルになるので、リセ ットスイッチ8はオフとなり、今度は積分回路 6 は負の方向に入力アナログ信号+ | E= | を積 分する。コンパレータ12は負の積分出力信号 が負の基準電圧-Esを下まわつた時にハイレベ ルの比較出力信号を第2出力端子16から出力 する。その結果、バッファ18及びオアゲート 20の出力はハイレベルとなり、 RSフリップ フロップ19はリセットされて、その出力端子 Qの出力レベルはローレベルとなり、リセット スイッチ8はオンとなつて、ゴンデンサCの充 電電荷を放電し、単一パルス発生回路22は単 ーパルスを発生して、Tフリップフロップ23

極性表示回路 2 1 はパッファ 1 7 、 1 8 の出力及び T フリップフロップ 2 3 の出力に応じて入力アナログ信号 Exの極性を判別し、表示するもので、その一例を第 3 図に示す。 2 5 は遅延回路、 2 6 、 2 7 はインパータ、 2 8 ~ 3 1はアンドゲート、 3 4

はRSフリップフロップである。との極性表示 回路21は、パッファ17がハイレベルの出力 を出す直前のTフリップフロップ23の出力が ローレベルであれば、極性を正と判別し、ハイ レベルであれば、極性を負と判別し、バッファ 18がハイレベルの出力を出す直前のTフリッ プフロップ23の出力がローレベルであれば、 極性を負と判別し、ハイレベルであれば、極性 を正と判別する。即ち、パッファ17がハイレ ベルの出力を出す直前は積分回路 6 は正の方向 に積分しているから、積分回路 6 に入力してい るアナログ信号の極性は負であり、その時Tフ リップフロップ23の出力がローレベルという ことは切換スイッチ3がオンしていることであ るから、入力しているアナログ信号は逆極性入 カアナログ信号-Exであり、その極性が負なら、 入力アナログ信号Eェの極性は正となるのである。 第3図において、パッファ17のハイレベル の出力がアンドゲート28、31に入力した時、 その直前のTフリップフロップ23の出力は遅

延回路25によつて遅延されて、アンドゲインパート、28に直接、そしてアンドゲート31にいるの、アンドゲートのは、そしてアンドがカカされている。、アンドゲートの出力がローレベルであれば、ゲートの出力を経て RSフリップ 34のして 正イン アント 33を経了 Pを ローレス を性を アンドグート 28 がハイレップ 14 を を 多る アンドゲート 28 がハイレップ 28 がハイレップ 14 で と 表示であれば、アンドゲート 28 がハイレップ 14 で と を と 表示する。 極性を 負 であると 表示する。

バッファ18のハイレベルの出力がアンドゲート29、30に入力した時に、その直前のTフリップフロップ23の出力は遅延回路25によつて遅延されて、アンドゲート29にインバータ26を経て、そしてアンドゲート30に直接、それぞれ入力されているので、遅延回路2

$$T = T_1 + T_2 = \frac{C \cdot R \cdot E_8}{E_x + V_f} + \frac{C \cdot R \cdot E_8}{E_x - V_f} = \frac{2E_x \cdot C \cdot R \cdot E_8}{E_x^2 - V_f^2}$$
(3)

$$f = \frac{1}{T} = \frac{E_x^2 - V_f^2}{2E_x \cdot C \cdot R \cdot E_s} = \frac{E_x}{2 \cdot C \cdot R \cdot E_s} = \frac{\frac{V_f^2}{E_x^2}}{2 \cdot C \cdot R \cdot E_s}$$
(4)

即ち、(4)式の第 2 項がオフセットドリフト V_f による変換誤差である。この変換誤差を Δf とし、fをオフセットドリフト V_f のない時の周波数出力信号とすると、(5)式が求まる。

$$\Delta f = \frac{f - f'}{f'} = -\frac{V_f^2}{E^2} \tag{5}$$

つまり、周波数出力信号fの1周期T内で、オフセットドリフト V_f の影響が(1)式及び(2)式からわかるように正と負とに振り分けられた形となり、オフセットドリフト V_f の影響は $-V_f^2/E_x^2$ に減少する。

競分回路 6 の競分方向を入力アナログ信号 E≈の極性によつて正の方向のみ、或は負の方向の

5 の出力がローレベルであれば、アンドゲート2 9 がハイレベルの出力を出して、R S フリップフロップ 3 4 をセットし、極性表示信号 P をハイレベルとし、遅延回路 2 5 の出力がハイレベルであれば、アンドゲート 3 0 がハイレベルの出力を出して、R S フリップフロップ 3 4 をリセットし、極性表示信号 P をローレベルとする。

入力アナログ信号 Exと周波数出力信号 f との 関係をオフセットドリフト Vf による影響も含め て求めると、以下のようになる。

周波数出力信号 f は R S フリップフロップ 1 9 の出力であるから、その周期は積分回路 6 の積分出力信号の周期 T = T₁ + T₂ と等しくなる。周期 T と 周期 T と 周期 T とは下式で表わされる。

$$T_{t} = \frac{C \cdot R \cdot E_{s}}{E_{x} + V_{f}} \tag{1}$$

$$T_{z} = \frac{C \cdot R \cdot (-E_{s})}{-E_{x} + V_{f}} = \frac{C \cdot R \cdot E_{s}}{E_{x} - V_{f}}$$
(2)

したがつて、

みに限ることによつて入力アナログ信号 Exを 局波数に変換することができるが、この方法では回路 構成が 簡単であるという 長所はあるが、オフセットドリフト Vyによる影響は低減されない。例えば正方向の 積分のみの場合、その 周波数出力信号 fy 及び変換誤差 △fi は下記のようになる。

$$f_1 = \frac{1}{\Gamma_1} = \frac{\mathbf{E}x + \mathbf{V}_f}{\mathbf{C} \cdot \mathbf{R} \cdot \mathbf{E}s} \tag{6}$$

$$\Delta f_1 = \frac{f_1 - f_1'}{f_1'} = \frac{V_f}{E_x} \tag{7}$$

例として、 $E_x = 100 \, \text{m} \, \text{V}$ の時に $V_f = 10 \, \text{mV}$ であつた場合の変換誤差を求めてみると、本実施例では -1 % であるのに対し、正方向の積分のみの場合には 1 0 %となる。

また、周波数出力信号 f の 1 周期 T 内で、積 分出力信号の極性を反転させていることにより 以下の長所が生ずる。即ち、正方向又は負方向 のみの積分の場合、 E==0 とすると、(6) 式は下 記の(8) 式となり、無入力時においてもオフセッ トドリフト Vy に比例した周波数出力信号 f を出 してしまう。

$$f_1 = \frac{1}{T_1} = \frac{V_f}{C \cdot R \cdot E_s} \tag{8}$$

これに対して、本実施例によれば、(4)式において E=0 とおけば、

$$f = -\infty \tag{9}$$

となり、即ち無入力時では起動しないことにな る。

1 9 が本発明の周波数出力信号発生回路に相当し、単一パルス発生回路 2 2、 T フリップフロップ 2 3 及びインパータ 2 3 が本発明の切換制御回路に相当する。

なお、第2図において入力アナログ信号 Exが 正又は負に保持されている時間は積分回路6の 積分山力信号の周期Tの2倍程度に示されてい るが、これは図の関係からで、実際は周期Tに 比べて著しく長い。

戦分回路 6 は演算増幅器 7 を用いるものには限定されない。例えば、入力アナログ信号が電流の場合には、抵抗、コンデ×サ及びリセットスイッチのみから成るものでもよい。

比較回路10は二つのコンパレータ11、12を用いるものには限定されず、コンパレータを一つにして、その出力を積分出力信号の正負に応じて第1出力端子15と第2出力端子16とに振り分けるようにしてもよい。

極性表示回路21は第3図のものには限定されない。積分回路6において、負方向の積分が

によれば、バッファ17、18及びTフリップ フロップ23の出力に応じて入力アナログ信号 Exの極性を判別しているので、入力アナログ信 号Eェのレベルが小さくても、極性の判別を正確 にすることができるが、従来の両極性アナログ 一周波数変換回路では、入力アナログ信号のレ ベルを客レベルとコンパレータにより比較する ことで、極性を判別しているので、入力アナロ グ信号のレベルが小さくなると、コンパレータ の出力が不安定となり、極性を正確に判別する ことができない。更に、本実施例によれば、積 分回路 6 は異なる 極性の 積分出力信号を出力す るもので、正負両極性ともフルレンジ使用する ことができるので、アナログ信号の入力範囲を せばめることがない。従来のバイアス入力を印 加するタイプの両極性アナログ一周波数変換回 路では、積分回路は正負両極性の入力に対して 出力レンジは正のみを用いるので、アナログ信 号の入力範囲が分にせばめられてしまう。

図示実施例において、RSフリップフロップ

2回続いたとと、又は正方向の積分が2回続いたことをアナログ的又はデジタル的に検出し、 その時のTフリップフロップ23の出力によつ て極性を判別するようにしてもよい。

以上説明したように、本発明によれば、積分 回路において入力アナログ信号又は逆極性入力 アナログ信号を両極性共用の回路素子により積 分するようにしたから、正と負とでの変換精度 を等しくすることができる。また、積分回路を 入力するアナログ信号の極性によつて異なる極 性の秩分出力信号を出力するものにしたから、 アナログ信号の入力範囲をせばめることがない。 更に、積分回路の積分出力信号の極性及び入力 切換回路の切換状態に応じて極性を判別し、表 示するようにしたから、アナログ信号の入力レ ベルが小さくなつても、極性を正確に判別する ととができる。しかも、積分出力信号が基準値 を越える毎に入力アナログ信号と逆極性入力ア ナログ信号とを交互に切り換えて積分回路に入 力させるようにしたから、オフセットドリフト

誤差を大幅に低減することができ、無入力時の オフセットドリフトによる起動をなくすことが できる。その結果、微小入力時の直線性を**優れ** たものにすることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図はその各部の電圧波形のタイムチャート、第3図は本発明の一実施例における極性表示回路の回路図、第4図はその各部の電圧波形のタイムチャートである。

 1 … 入力切換回路、
 2、3…切換スイッチ、6…積分回路、
 8…りセットスイッチ、10

 … 比較回路、
 13、14… 基準電源、
 15

 … 第1出力端子、
 16…第2出力端子、19

 … R S フリップフロップ、
 21…極性表示回路、23… T

 フリップフロップ、
 E=…入力アナログ信号、

 アリップフロップ、
 E=…入力アナログ信号、

 正 … 遊極性入力アナログ信号、
 P…極性表示信

 日、
 F…極性表示信

才1 図



